Oficina de Vinculación

Publica Springer libro del doctor Víctor Champac

Timing Performance of Nanometer Digital Circuits Under Process Variations es el título del libro de los doctores Víctor Champac y José García Gervacio publicado por la prestigiada casa editorial Springer.

De acuerdo con Springer, esta obra presenta una discusión del diseño de circuitos digitales en tecnologías nano-métricas considerando las variaciones estocásticas inherentes a la manufactura de los circuitos con un enfoque en soluciones durante el diseño. Los autores describen una metodología paso a paso y los temas se presentan de manera comprensiva sin el uso extremado de formulaciones analíticas. Se busca proveer a los diseñadores digitales el entendimiento de las causas de las variaciones de proceso, su impacto en el desempeño de los circuitos y de las herramientas para mejorar sus diseños y que estos estén en consonancia con las especificaciones de los productos. Se destacan varios consejos de diseño de circuitos para que los lectores mejoren sus diseños. Un tratamiento especial es dedicado a temas de diseño usando tecnologías FinFET. Se discute el impacto de las variaciones de proceso en el desempeño de circuitos FinFET. Esta obra permite a los lectores tomar decisiones óptimas durante el tiempo de diseño que puedan derivar en circuitos más eficientes con un mejor rendimiento y una mayor confiabilidad.

El doctor Víctor Champac es Ingeniero Electrónico por la Universidad Autónoma de Nuevo León y recibió el título de doctor en Electrónica de la Universidad Politécnica de Cataluña en 1993. Fue profesor asociado del Departamento de Ingeniería Electrónica de dicha casa de estudios de 1988 a 1993. Desde  1993 es Investigador Titular de la Coordinación de Electrónica del INAOE. De 2001 a 2002 estuvo de año sabático en Motorola y de 2010 a 2011 en la Universidad de California (UCSD). El doctor Champac es cofundador  de  Test Technology Technical Council-Latin America of IEEE Computer Society.  Fue co-General Chair de la segunda, novena, décimo tercera y décimo sexta ediciones del IEEE Latin-American Test Workshop, ahora Latin-American Test Symposium. También ha sido editor invitado del Journal of Electronics Testing de Springer. Asimismo, es miembro del Consejo Editorial del Journal of Electronic Testing (JETTA).  Es miembro Senior de la IEEE y pertenece al Sistema Nacional de Investigadores. Ha formado parte de diversos comités organizadores de conferencias internacionales. Recibió el premio al mejor artículo del IEEE Latin American Test Workshop en 2008. Ha publicado más de 120 artículos en revistas internacionales y conferencias. Sus líneas de investigación incluyen diseño de circuitos integrados bajo variaciones de proceso, desarrollo de nuevas estrategias de prueba de circuitos en tecnologías avanzadas, confiabilidad de circuitos y sistemas electrónicos  y computación cognitiva entre otras.

Por otra parte, el doctor José García Gervacio obtuvo el título de Ingeniero Electrónico en 1987 por el Instituto Tecnológico de Celaya. Realizó estudios de maestría y doctorado en Electrónica en el INAOE, de donde se graduó en 2003 y 2009 respectivamente. De 2010 a 2011 fue investigador asistente en este Instituto, y de 2011 a 2013 ocupó una posición posdoctoral en el Centro de Micro y Nanotecnología (MICRONA) de la Universidad Veracruzana. Desde 2013 es investigador de tiempo completo en dicho Centro. Fue miembro del comité organizador de la 4th Biannual European - Latin American Summer School on Design, Test, and Reliability (BELAS-2015) y del 16th IEEE Latin American Test Symposium (LATS-2015). Sus líneas de investigación se enfocan en el diseño y pruebas de circuitos digitales VLSI.

Para mayor información se puede consultar la página: https://www.springer.com/gp/book/9783319754642#aboutBook